电脑硬件学习笔记#

📌 打个比方：CPU 是厨师，内存是案板，程序是菜谱。厨师从案板上既拿菜谱（指令）也拿食材（数据），按菜谱一步步加工。冯·诺依曼的天才之处在于"菜谱和食材放同一块案板"——这样程序本身也是数据，可以被另一个程序处理（编译器就是把源代码当数据处理，输出机器指令）。

📌 打个比方：厨师手速极快（CPU），但案板太小、传菜口太窄（总线带宽），厨师经常闲着等食材从仓库送来。解决方案不是让厨师更快，而是把常用食材放在手边（缓存），或者加宽传菜口（更宽的总线）。

📌 现实中的混合架构：现代 CPU 外部看是冯·诺依曼（统一内存），内部 L1 缓存却分"指令缓存"和"数据缓存"——这是哈佛架构的思想。所以现代 CPU 是"外冯内佛"的混合体，取两者之长。

📌 驱动程序为什么存在？操作系统不可能预知世界上所有硬件的细节。设计者的解法：定义一套标准接口（如"块设备接口""网络接口"），硬件厂商写驱动来把自己的硬件"翻译"成标准接口。这样操作系统只需面对标准接口，不用关心具体硬件——和 Linux 的"一切皆文件"是同一个设计哲学。

📌 流水线（Pipeline）为什么能提速：如果没有流水线，CPU 取完指令等解码、解码完等执行……每个阶段硬件大部分时间闲着。流水线的思路是"工厂流水线"——取指单元取完第一条立刻去取第二条，同时解码单元在解码第一条。像工厂流水线一样，所有阶段同时工作，只是处理不同的指令。

理想情况下，5 级流水线可以让吞吐量提升 5 倍。但不是每条指令都一样长——遇到条件跳转时，CPU 不知道接下来该取哪条指令，这就是"分支预测"要解决的问题（后面讲）。

📌 超线程不是"多出一个核心"：一个物理核超线程成两个逻辑核，但 ALU、缓存是共享的。如果两个线程都在做密集计算（争抢 ALU），超线程几乎没提升。超线程真正受益的场景是一个线程在等内存、另一个在计算——硬件资源交替利用。

📌 打个比方：一个厨房（物理核）里有一个灶台（ALU）。普通模式：一个厨师做饭，等水烧开时灶台闲着。超线程模式：两个厨师轮流用灶台，一个等水时另一个炒菜。但如果两个厨师都要同时炒菜，还是得排队。

📌 为什么 4 核 8 线程 ≠ 8 核：超线程的提升通常只有 15%~30%，远不到翻倍。所以买 CPU 看物理核数才是硬指标，超线程是锦上添花。

📌 缓存为什么有效——局部性原理：程序访问内存有两个规律：

• 时间局部性：刚访问过的数据很快会再次访问（如循环变量）
• 空间局部性：访问了地址 A，很可能接着访问 A+1、A+2（如数组遍历）

缓存就是利用这两个规律，把"最近用过的"和"附近的"数据提前搬到离 CPU 更近的地方。如果缓存命中率从 90% 提到 95%，性能可能提升一倍——因为那 10% 的 miss 要付出 100 倍的代价去内存取。

📌 缓存行（Cache Line）：缓存不是逐字节搬运的，而是以"缓存行"为单位（通常 64 字节）。这就是为什么遍历数组比遍历链表快——数组在内存中连续，一个缓存行能装好几个元素；链表节点分散在内存各处，每次访问都可能 miss。

📌 打个比方：多个编辑共同编辑一份文档（共享变量）。

• M：你改了文档但还没提交，别人看到的还是旧版
• E：只有你在编辑，文档和服务器一致
• S：大家都有同一份副本，都只读不改
• I：你的副本过期了，得重新拉取

当你想写一个 S 状态的缓存行时，CPU 会广播"失效请求"，让其他核把自己的副本标记为 I，你才能改成 M 状态。这就是多核编程中"伪共享"（false sharing）的根源——两个不相关的变量碰巧在同一个缓存行里，一个核改 A，另一个核的 B 也被强制失效。

📌 为什么排序后的数组遍历更快：经典案例——对一个数组做 if (x < 128) sum += x，排序后的数组前半部分全 < 128（分支总是走同一边），预测准确率接近 100%；随机数组每次分支结果不可预测，频繁预测失败冲刷流水线。这就是为什么性能敏感场景要排序或用位运算替代分支。

📌 CISC vs RISC：

• CISC（复杂指令集）：一条指令能做很多事（如一条指令完成内存读取+运算+写回）。硬件复杂，但代码紧凑。x86 是典型。
• RISC（精简指令集）：每条指令只做简单的事，复杂操作用多条简单指令组合。硬件简单、流水线效率高。ARM 是典型。

📌 现代 x86 内部其实是 RISC：x86 表面上是 CISC，但 CPU 内部会把复杂指令拆成等长的"微操作"（micro-ops），再用 RISC 风格的流水线执行。所以 CISC 和 RISC 的界限在现代 CPU 中已经模糊——x86 是"外 CISC 内 RISC"的混合体。

📌 为什么不能只比主频：同样 3GHz 的 CPU，一个 CPI=1（每条指令 1 拍），另一个 CPI=2，性能差一倍。主频只决定了"一拍多快"，但"一条指令要几拍"和"程序有多少条指令"同样重要。这就是为什么 ARM 处理器主频低于 x86 但性能不差——低 CPI + 高 IPC 弥补了主频差距。

📌 IPC（Instructions Per Cycle）= 1/CPI：现代 CPU 追求 IPC > 1，靠超标量（多条流水线并行执行）和乱序执行实现。Apple M 系列的 IPC 高达 8+，远超同期 x86。

📌 为什么用倍频设计：早期 CPU 和主板跑同一频率，CPU 速度提升后主板跟不上了。于是设计者把"主板基准频率"和"CPU 内部频率"解耦——主板跑稳定的低频（外频），CPU 内部用倍频乘上去。这样主板不用跟着 CPU 一起飙速，降低了对主板电路的要求。

📌 这个金字塔是计算机科学最核心的工程妥协：你不可能又快又大又便宜。寄存器快但贵到只能放几十字节；硬盘大但慢到 CPU 要等几万拍。整个内存体系的设计就是"用分层缓存让大部分访问命中快的那层"——命中率每提高 1%，性能可能提升 10%。

📌 为什么叫"动态"：SRAM（静态 RAM，用于缓存）用触发器电路存数据，只要不断电就不丢，但每个存储单元要 6 个晶体管，昂贵且占面积大。DRAM 每个单元只要 1 个晶体管 + 1 个电容，密度高、便宜，但电容会漏电——所以叫"动态"，必须不停刷新。

📌 打个比方：SRAM 像一个有锁的柜子，放进去的东西不会自己跑掉（但柜子很贵）。DRAM 像一个漏水的桶，你得每隔一会儿往里加水（刷新），不然水就漏光了（数据丢失）。桶便宜，可以放很多个，但需要人定期巡视加水。

📌 DDR5 的片上 ECC 是什么：DDR4 之前，ECC（纠错码）是服务器专属功能——额外一颗芯片存储校验数据，能自动纠正单比特错误。DDR5 把 ECC 集成到芯片内部，所有 DDR5 都有基本纠错能力。但注意：DDR5 的片上 ECC 只纠正芯片内部传输错误，不等同于服务器级 ECC 内存（后者还纠正主板到 CPU 传输过程中的错误）。

📌 双通道为什么能翻倍带宽：单通道 64-bit 数据总线，双通道 = 128-bit。同样频率下，一次传输的数据量翻倍。对核显性能影响巨大（核显没有独立显存，用系统内存当显存），对独显 CPU 性能影响较小。

📌 CL 不是越低越好——要看绝对延迟：DDR4-3200 CL16 的绝对延迟 = 16 / 3200 × 2 = 10ns。DDR5-6400 CL32 的绝对延迟 = 32 / 6400 × 2 = 10ns。虽然 CL 数字翻倍了，但频率也翻倍了，实际延迟没变。DDR5 的优势在带宽（频率高），不在延迟。

📌 虚拟内存为什么是天才设计：

1. 隔离：每个程序有自己的页表，互相看不到对方的内存——安全隔离的基础
2. 超额分配：物理内存 16GB，但 10 个程序各"以为"自己有 4GB。OS 把不常用的页换到磁盘（swap），要用了再换回来——用磁盘扩展了内存
3. 内存映射文件：把文件"映射"到虚拟地址空间，读文件就像读内存——mmap 的原理

📌 TLB 为什么重要：每次内存访问都要先查页表翻译地址，如果页表在内存里，等于每次内存访问变成两次（先查页表，再取数据）。TLB 缓存了最近用过的页表项，命中率通常 >99%。这也是为什么"大页"（HugePages）能提升性能——一个 2MB 大页替代 512 个 4KB 小页，TLB 一条记录覆盖更大范围，减少 TLB miss。

📌 为什么 HDD 随机读写极慢：顺序读写时磁头不用动，速度还行（~200MB/s）。但随机读写时，每读一个分散的扇区都要"移动磁头 + 等盘片转过来"——每次 5~10ms。SSD 没有机械部件，随机访问只需 0.01~0.1ms，快了 100 倍。这就是为什么"开机慢""程序加载慢"换 SSD 就好了——这些操作大量是随机读取。

📌 SMR 叠瓦式磁记录：为了提高 HDD 密度，厂商把磁道像屋顶瓦片一样重叠排列。但写入一个磁道会干扰相邻磁道，需要先读出→修改→重写多条磁道，写入速度暴跌。买 HDD 做仓库盘要注意避开 SMR，选 CMR（传统磁记录）。

📌 NAND 为什么会磨损：每次写入/擦除都会损伤隧穿氧化层，约 1000~100000 次后氧化层漏电，无法保持电荷。这就是 SSD 有写入寿命的原因。

📌 磨损均衡（Wear Leveling）：SSD 控制器内部维护"逻辑块 → 物理块"的映射表（FTL），把写入分散到不同物理块，避免某些块被写爆而其他块闲着。你看到的是"反复写同一个文件"，实际 FTL 每次都写到不同的物理块。

📌 为什么 QLC 寿命短：一个存储单元存 4 bit = 16 个电压等级。电压窗口固定，等级越多，每级之间间隔越小，越容易受干扰出错。写入时需要更精确的电压控制，也更慢。但容量密度高——同样面积的芯片存 4 倍数据，价格便宜。

📌 SLC Cache 是什么：很多 TLC/QLC SSD 内部划出一小部分以 SLC 模式运行（快速写入区）。小文件写入时先写 SLC Cache（极快），空闲时再搬到 TLC/QLC 区域。但如果一次性写入大量数据超过 Cache 容量，速度会断崖式下跌——这就是"缓外速度"。

📌 TRIM 为什么重要：没有 TRIM 时，SSD 不知道哪些块是"已删除"的。OS 删了文件，SSD 还认为那块数据有效。等 OS 要写新数据到同一逻辑地址时，SSD 必须先读出旧数据 → 擦除整个块 → 写入新数据——这就是"写入放大"。有了 TRIM，SSD 提前知道这些块无效了，可以在空闲时擦除好，写入时直接写——速度和寿命都提升。

📌 AHCI vs NVMe：AHCI 是为 HDD 设计的老协议——单队列、深度最多 32。NVMe 是为 SSD 设计的新协议——支持 65535 个队列、每队列深度 65536，充分利用 SSD 的并行能力。同样的 NAND 芯片，换 AHCI → NVMe 协议，随机 IOPS 可从几万跳到几十万。

📌 PCIe 通道数为什么重要：PCIe x4 = 4 条通道，带宽是 x1 的 4 倍。NVMe SSD 通常用 x4。但如果主板把 M.2 插槽和 GPU 共享 PCIe 通道（有些低端主板），插了 M.2 SSD 后 GPU 通道从 x16 降到 x8——虽然对大多数 GPU 影响不大，但这是选购主板时要注意的。

📌 北桥去哪了：随着内存和 PCIe 带宽越来越高，北桥和 CPU 之间的总线成为瓶颈。于是设计者把北桥直接"搬进" CPU 封装——内存控制器和 PCIe 控制器现在在 CPU 内部，CPU 直接连内存和 GPU，不用绕道北桥。主板上只剩下原来的南桥，现在叫 PCH（Platform Controller Hub）。

📌 CPU 和 PCH 之间用什么连：Intel 用 DMI（Direct Media Interface），带宽约 4~8GB/s。AMD 用 Infinity Fabric。注意：GPU 和内存不经过 PCH——它们直接连 CPU。只有 USB、SATA、低速 PCIe 设备才经过 PCH。

📌 UEFI 为什么取代 BIOS：BIOS 是 16 位时代的产物，最大支持 2TB 硬盘（MBR 分区表），启动过程慢。UEFI 是 32/64 位，支持 GPT 分区表（最大 18EB），支持 Secure Boot（防止恶意软件在 OS 之前加载），支持网络启动、图形界面。现代主板都是 UEFI，只是保留了 BIOS 兼容模式（CSM）。

📌 Secure Boot 怎么工作：UEFI 固件内置了受信任的公钥。启动时检查 OS 引导程序的数字签名——签名不匹配就拒绝启动。这防止了 bootkit 类恶意软件在操作系统之前加载。代价是 Linux 发行版必须用微软认可的密钥签名（或用户手动关闭 Secure Boot）。

📌 PCIe 通道是"点对点"的：老式 PCI 总线是"共享总线"——所有设备争抢同一条总线。PCIe 改为"点对点串行"——每个设备有自己独享的通道，互不干扰。这就是为什么 PCIe 比 PCI 快那么多——不是频率高了多少，而是架构从"共享公路"变成了"专用车道"。

📌 PCIe 向下兼容：PCIe 4.0 的设备插在 PCIe 3.0 的插槽上，会自动降速到 3.0 运行。反之亦然。物理插槽也是兼容的——x4 的设备可以插在 x16 的插槽里（通常前 x4 通道有效）。

📌 USB Type-C ≠ USB 3.x：Type-C 只是一种物理接口形状，它可以是 USB 2.0（很多手机的 Type-C 口只有 2.0 速度），也可以是 USB4。不能光看接口形状判断速度——要看规格说明。

📌 USB 的主从架构：USB 是主从协议——Host（主机）控制一切，Device（设备）只能响应。这就是为什么两个 USB 设备不能直接通信（手机连手机不行），需要 OTG（On-The-Go）让设备临时切换为 Host 角色。Thunderbolt/USB4 改用对等架构，更灵活。

📌 效率是什么意思：如果 PSU 效率 80%，你的电脑实际消耗 400W，那墙上电表走 400/0.8 = 500W——多出的 100W 变成热能浪费了。效率越高，浪费越少，发热也越小。但 80 PLUS 认证只代表效率，不代表质量——一颗金牌电源可能用料不如另一颗铜牌。买电源看品牌、评测、拓扑架构（LLC+DC-DC 是好方案），不能只看牌。

📌 为什么 50% 负载效率最高：PSU 在轻载和满载时效率都会下降。轻载时固定损耗（待机电路、PFC）占比大；满载时电阻损耗增大。50% 负载是"甜点区"。所以买电源不要"刚好够用"——留余量让日常负载落在 40%~60% 区间，效率最佳。

📌 水冷不一定比风冷强：水冷的优势在于"热容量大"——CPU 突发热负载时水温上升慢，温度曲线更平稳。但持续高负载时，最终温度取决于冷排面积和风扇风量——360mm 水冷和顶级双塔风冷差不多。水冷真正的优势是好看（RGB）和不受机箱空间限制（冷排可以装在机箱顶部）。

📌 为什么不用纯水导热：纯水导热系数只有 0.6 W/m·K，远低于铝（237）和铜（401）。水冷不是靠水"导热"，而是靠水"搬运热量"——水从 CPU 热端吸收热量流到冷排，冷排的大面积鳍片+风扇把热量散到空气中。水只是运输介质，真正散热的是冷排。

📌 打个比方：CPU 是 8 个博士——每人能解复杂方程，但只有 8 个人同时干活。GPU 是 10000 个小学生——每人只会加减乘除，但 10000 人同时算，总吞吐量碾压博士。

📌 为什么 GPU 适合 AI：神经网络训练本质是海量矩阵乘法——每层成千上万个神经元互相加权求和。每个乘法都很简单，但数量巨大。CPU 逐个算太慢，GPU 并行算几千个乘法同时进行，速度快几个数量级。这就是深度学习在 2012 年 GPU 普及后才爆发的原因。

📌 为什么 GPU 核心数远多于 CPU：1080p 屏幕有 200 万像素，4K 有 800 万。每帧每个像素都要独立计算颜色——这是天然的并行任务。GPU 的设计哲学是"用海量简单核心榨取并行性"，牺牲单核性能换取总吞吐量。

📌 为什么 GPU 需要专用显存：GPU 每帧要读取大量纹理、写入大量像素——4K 60fps 意味着每秒处理 5 亿像素。系统内存（DDR5-6400）带宽约 50GB/s，GDDR6X 显存带宽可达 1TB/s——差 20 倍。如果用系统内存当显存（核显），带宽瓶颈导致性能大幅下降。

📌 HBM 为什么快：GDDR 是"宽并行"——通过加宽总线提高带宽（256-bit/384-bit）。HBM 是"堆叠"——把多层 DRAM 芯片垂直堆叠，通过 TSV（硅通孔）连接，在极小面积内实现 4096-bit 总线。HBM3 带宽可达 3TB/s+，但封装成本极高，只用在顶级 AI 加速卡上。

📌 OLED 为什么能完美黑色：LCD 的背光始终亮着，通过液晶分子遮挡光线来"显示黑色"——但总有漏光，黑色发灰。OLED 每个像素自发光，显示黑色时该像素直接断电——不发光 = 纯黑。对比度无限大。代价是长时间显示静态画面（如任务栏）会导致该区域像素老化更快——这就是"烧屏"。

📌 Mini-LED 是什么：传统 LCD 用一整条背光带，显示暗场景时整屏变暗。Mini-LED 把背光分成数百到数千个独立分区，暗的地方关掉该分区背光，亮的地方开——实现接近 OLED 的对比度，但没有烧屏问题。缺点是分区不够小时会有"光晕"（halo）。

📌 刷新率和帧率的关系：显卡输出 120fps，但显示器只有 60Hz——你只能看到 60 帧，多出的 60 帧浪费了。反之显卡输出 60fps，显示器 144Hz——画面还是 60 帧的流畅度。实际体验取决于两者中较低的那个。

📌 V-Sync / G-Sync / FreeSync 解决什么问题：显卡输出帧率和显示器刷新率不同步时，画面会出现"撕裂"（上半屏是第 N 帧，下半屏是第 N+1 帧）。

• V-Sync：强制显卡等显示器刷新完再输出下一帧——消除撕裂但增加延迟
• G-Sync/FreeSync：反过来，让显示器刷新率跟随显卡帧率动态变化——既消除撕裂又无额外延迟 :::

9.3 分辨率与 PPI#

:::tip 📌 PPI 多少够：手机距眼 25cm 需要 ~400 PPI（苹果 Retina 标准）。桌面显示器距眼 60cm，~110 PPI 就足够清晰。27" 2K（109 PPI）是甜点——清晰度够用，GPU 压力不大。27" 4K（163 PPI）需要缩放（150%），文字更锐利但 GPU 要渲染更多像素。

📌 网线类别怎么选：Cat5e 支持千兆，Cat6 支持万兆（短距离），Cat6a 支持万兆（全长 100m）。家用预埋 Cat6 足够未来 10 年。关键是：网络速度取整个链路最慢的一环——千兆网卡 + Cat6 线 + 百兆交换机 = 百兆速度。

📌 WiFi 6 的 OFDMA 是什么：WiFi 5 的 OFDM 是"一次只给一个用户传数据"。WiFi 6 的 OFDMA 把一个信道分成多个子信道（RU），可以同时给多个用户传数据——就像从"单车道"变成"多车道"，不是速度更快，而是同时服务更多设备不拥堵。

📌 2.4GHz vs 5GHz vs 6GHz：

• 2.4GHz：穿墙好、覆盖广，但速度慢、干扰多（蓝牙、微波炉都在这个频段）
• 5GHz：速度快、干扰少，但穿墙差
• 6GHz：WiFi 6E/7 新增，完全无干扰（老设备不支持），但覆盖更小 :::

10.3 网络硬件设备#

:::tip 📌 交换机 vs 路由器：交换机像"公司内部前台"——知道每个工位的 MAC 地址，把数据递给对应的人。路由器像"邮局"——处理寄往不同公司（不同 IP 网段）的邮件，决定走哪条路。家用"路由器"通常集成了路由器 + 交换机 + AP + NAT + DHCP 功能。

📌 机械键盘轴体差异：

• 红轴：线性，无段落感，触发轻，游戏首选
• 茶轴：微段落感，万金油，打字+游戏都行
• 青轴：强段落感+咔嗒声，打字爽但吵
• 黑轴：线性，触发重，不易误触
• 静电容：电容感应而非物理触点，寿命极长，手感一致性好

📌 鼠标 DPI 不是越高越好：DPI = 每英寸移动对应多少像素。16000 DPI 意味着移动 1 英寸光标走 16000 像素——在 4K 屏上也只需移动 0.25 英寸就横穿屏幕。太高 DPI 反而难以精确控制。职业电竞选手通常用 400~1600 DPI。

📌 44.1kHz 从哪来：人耳听觉范围 20Hz~20kHz。奈奎斯特采样定理说采样率必须 ≥ 2 倍最高频率，所以 ≥ 40kHz。CD 标准选 44.1kHz 是因为早期用录像带记录数字音频，需要适配 NTSC/PAV 制式的扫描频率。48kHz 则是数字电视标准。

📌 高阻抗耳机为什么需要耳放：阻抗高（如 300Ω）的耳机，普通手机/电脑声卡输出功率不够——声音小、动态差。耳放（耳机放大器）提供更大驱动力，让振膜充分运动，声音更饱满有力。低阻抗耳机（16~32Ω）不需要耳放。

📌 怎么找瓶颈：不要盲目升级——先监控。CPU 使用率 100% → CPU 瓶颈。GPU 使用率 <90% 但游戏卡 → 可能 CPU 瓶颈或内存带宽不够。磁盘队列长度 >2 → 磁盘瓶颈。内存使用率 >90% 且有 swap → 内存不足。找到瓶颈再花钱升级对应的部件，才不浪费。

📌 跑分不等于体验：Cinebench 高 20% 不代表实际使用快 20%。日常使用中 CPU 大部分时间在低负载待命，跑分差距在轻负载下几乎无感。跑分的意义在于：①对比同代产品的相对位置 ②验证硬件是否正常工作（跑分异常低 = 可能有硬件问题）。

📌 内存容量 vs 频率的优先级：容量不够 → 系统用 swap（磁盘当内存），速度暴跌 100 倍。频率从 3200 升到 6400 → 实际提升 5~15%。所以先保证容量够用，再追求频率。16GB 是 2026 年的底线，32GB 是舒适线。

📌 硅脂怎么涂：豌豆大小一颗放 CPU 中央，散热器压上去自然摊开。不要涂满——太厚反而影响导热（硅脂导热系数远低于金属）。不要用手摸——油脂和灰尘影响导热。好的硅脂导热系数 8~15 W/m·K，差距不大，涂法比品牌更重要。

📌 CPU 安装最怕什么：针脚弯曲。Intel CPU 的针脚在主板上（LGA），CPU 底面是触点——安装时轻放即可。AMD AM4 的针脚在 CPU 上——拿取时务必只捏边缘，不要碰针脚。如果针脚弯了可以用细刀片或针小心拨正，但断了就报废了。

📌 3-2-1 备份原则：

• 3 份数据副本（原始 + 2 份备份）
• 2 种不同介质（如 SSD + 云存储）
• 1 份异地存储（不在同一物理位置）

只有一份备份不够——备份也可能坏。两种介质防止单一介质故障。异地防止火灾/盗窃/自然灾害。

📌 debug 灯是最快的排障工具：中高端主板有 4 个 LED 灯（CPU/DRAM/VGA/BOOT），哪个亮就卡在哪一步。没有 debug 灯的主板可以用主板喇叭（beep 码）或 POST 诊断卡。

📌 最常见的"开机不亮"原因：内存没插紧。内存条要两端同时按下，听到清脆的咔嗒声。有时候看起来插了但一端没卡到位——拔出来重新插。

📌 CPU 降频保护（Thermal Throttling）：CPU 内部有温度传感器，超过阈值（通常 95~100°C）时自动降低频率以减少发热。这就是为什么散热不良的电脑会"变卡"——不是坏了，是 CPU 在自我保护。改善散热后频率恢复，性能回来。

📌 SSD 过热掉盘：NVMe SSD 满载时温度可达 80°C+，有些 SSD 在 70°C 时会触发过热保护——直接断开连接（"掉盘"）。高端 NVMe SSD 自带散热片，如果主板没有自带散热片建议加装。M.2 位置在 GPU 正下方的尤其要注意——GPU 热量会烤到 SSD。

📌 为什么 Chiplet 是趋势：

1. 良率：小芯片面积小，缺陷概率低，良率高
2. 成本：I/O 部分不需要先进工艺，用成熟工艺省钱
3. 灵活性：不同 Chiplet 用不同工艺，各取所长
4. 可扩展：多塞一个 Chiplet 就多一组核心，产品线灵活

AMD Zen 架构是 Chiplet 的成功案例。Intel 也跟进用 EMIB/Foveros 封装技术做 Chiplet。这是摩尔定律放缓后的"继续提升密度"的替代方案。

📌 为什么 AI 推理可以在手机上跑：手机 NPU（如苹果 16 核 Neural Engine）算力可达 35 TOPS+，专门做矩阵乘法加速。虽然算力远不如 GPU，但手机端只做推理（前向传播），不做训练（反向传播）。推理的计算量小得多，加上模型量化（FP32 → INT8），手机 NPU 完全够用——这就是端侧 AI 的基础。